




## 特許協力条約に基づいて公開された国際出願

(51) 国際特許分類 5 G09G 5/34		A1	(11) 国際公開番号 WO 95/08168
			(43) 国際公開日 1995年3月23日 (23.03.95)
(21) 国際出願番号 PCT/JP94/01528 (22) 国際出願日 1994年9月16日 (16. 09. 94) (30) 優先権データ 特願平5/255175 1993年9月16日 (16. 09. 93) JP (71) 出願人 (米国を除くすべての指定国について) 株式会社 ナムコ (NAMCO LTD.) [JP/JP] 〒146 東京都大田区多摩川2丁目8番5号 Tokyo, (JP) (72) 発明者: および (75) 発明者/出願人 (米国についてのみ) 井上 誠 (INOUE, Makoto) [JP/JP] 〒240 神奈川県横浜市保土ヶ谷区上菅田町79-1-307 Kanagawa, (JP) 中村 繁一 (NAKAMURA, Shigeichi) [JP/JP] 〒146 東京都大田区久が原6-23-5 Tokyo, (JP) (74) 代理人 弁理士 布施行夫, 外 (FUSE, Yukio et al.) 〒167 東京都杉並区荻窪五丁目26番13号 荻窪TMビル2階 Tokyo, (JP) (81) 指定国 GB, JP, US. 添付公開書類 国際調査報告書			

## (54) Title : SCROLL SCREEN DISPLAY CIRCUIT

## (54) 発明の名称 スクロール画面表示回路



30 ... VRAM address control circuit  
 700V... (vertical)  
 700H... (horizontal)  
 32 ... CG address control circuit  
 34 ... transverse direction correction circuit  
     inside character  
 36 ... color pallet  
 RGB ... RGB data  
 P ... pallet No.

## (57) Abstract

To provide scroll screen display circuit which can provide a change to a screen scrolling for each line and does not apply a burden to a processor for processing a game. A game apparatus according to the present invention comprises a CPU (10), a VRAM (12), a CG (14), scroll registers (SR) (16, 18, 20, 22), a VRAM address control circuit (30), a CG address control circuit (32), a transverse direction correction circuit (34) inside a character, and a color pallet (36). The VRAM (12) stores vertical and horizontal position data corresponding to each display line and an absolute flag AG representing whether each of these data is an absolute value or a relative value. The VRAM address control circuit (30) reads out each position data within a horizontal blanking period and sets a read address of the VRAM (12) necessary for the display of one line. Accordingly, a scroll quantity for each line can be set without applying a burden to the CPU (10).

(57) 要約

ライン毎のスクロールによって画面に変化を持たせることができ、ゲーム演算を行うプロセッサの負担とならないスクロール画面表示回路を提供すること。

本発明が適用されるゲーム装置は、CPU10、VRAM12、CG14、スクロールレジスタ(SR)16、18、20、22、VRAMアドレス制御回路30、CGアドレス制御回路32、キャラクタ内横方向補正回路34、カラーパレット36を含んで構成される。VRAM12には各表示ラインに対応した垂直、水平ポジションデータおよびこれらの各データが絶対値であるか相対値であるかを示すアブソリュートフラグAFが記憶されている。VRAMアドレス制御回路30は、水平ブランキング期間内にこれらの各ポジションデータ等を読み出して1ラインの表示に必要なVRAM12の読み出しアドレスを設定する。従って、CPU10の負担になることなく各ライン毎のスクロール量を設定することができる。

情報としての用途のみ

PCTに基づいて公開される国際出願をパンフレット第一頁にPCT加盟国を同定するために使用されるコード

AM	アルメニア	DK	デンマーク	LI	リヒテンシュタイン	PT	ポルトガル
AT	オーストリア	EE	エストニア	LK	スリランカ	RO	ルーマニア
AU	オーストラリア	ES	スペイン	LR	リベリア	RU	ロシア連邦
BB	バルバドス	FI	フィンランド	LT	リトアニア	SD	スーダン
BE	ベルギー	FR	フランス	LU	ルクセンブルグ	SE	スウェーデン
BF	ブルキナ・ファソ	GA	ガボン	LV	ラトヴィア	SI	スロヴェニア
BG	ブルガリア	GB	イギリス	MC	モナコ	SK	スロヴァキア共和国
BJ	ベナン	GE	グルジア	MD	モルドバ	SN	セネガル
BR	ブラジル	GN	ギニア	MG	マダガスカル	SZ	スワジランド
BY	ベラルーシ	GR	ギリシャ	ML	マリ	TD	チャド
CA	カナダ	HU	ハンガリー	MN	モンゴル	TG	トーゴ
CF	中央アフリカ共和国	IE	アイルランド	MR	モリタニア	TJ	タジキスタン
CG	コンゴ	IT	イタリア	MW	マラウイ	TT	トリニダード・トバゴ
CH	スイス	JP	日本	MX	メキシコ	UA	ウクライナ
CI	コート・ジボアール	KE	ケニア	NE	ニジェール	UG	ウガンダ
CM	カメルーン	KG	キルギスタン	NL	オランダ	US	米国
CN	中国	KP	朝鮮民主主義人民共和国	NO	ノルウェー	UZ	ウズベキスタン共和国
CZ	チェコ共和国	KR	大韓民国	NZ	ニュージーランド	VN	ベトナム
DE	ドイツ	KZ	カザフスタン	PL	ポーランド		

## 明 細 書

## スクロール画面表示回路

## 〔技術分野〕

本発明は、キャラクタ単位あるいは画素単位で表示を行うゲーム装置等に用いられるスクロール画面表示回路に関する。

## 〔背景技術〕

一般に、ゲーム装置等に用いられる表示装置は、2つの方式に大別される。その1つはキャラクタディスプレイ方式であり、他の1つはビットマップディスプレイ方式である。

キャラクタディスプレイ方式は、表示画面を複数のキャラクタの組み合わせによって構成する。そして、表示したいキャラクタを指定することにより、このキャラクタに対応する表示画素（例えば8画素×8画素で1キャラクタが構成されている）のカラーデータが特定されるものである。これに対し、ビットマップディスプレイ方式とは、表示画面を構成する各画素のカラーデータを直接特定するものである。いずれの方式を用いて表示を行う場合にも、最終的にはCRT等の走査線毎にRGBデータを特定し、各走査に同期してこの1ライン分のRGBデータに対応した色成分を画面上に表示している。

ところで、通常のゲーム装置は、背景用（静止画）画面や動体用画面以外にも、画面全体を水平あるいは垂直方向に移動させるスクロール用の画面を有している。前記スクロール用の画面は、通常の静止画の例えば4倍の表示領域を持つように形成される。そして、従来の表示回路は、スクロール用の画面に対する表示エリアを適宜移動させることにより、ディスプレイ上に表示される画面のスクロールを行っている。このようなスクロール表示は、必要に応じて水平または垂直方向に向けて行われる。また、水平および垂直方向へのスクロールを同時に行うことにより、画面全体を斜め方向にスクロー

ルすることもできる。

しかし、従来の表示回路は、スクロール画面全体に対して1つのスクロール値が設定される構造になっている。このため、表示ライン毎に異なる量のスクロールを行うことができず、スクロールを利用して画面に変化をもたせることができないという問題があった。

すなわち、本発明者らは、各ライン毎にスクロール量を自由に設定することができれば、各種の画像を簡単に形成できることを見出だした。例えば、垂直方向に直線的に伸びる1本の道路を表示する場合を想定する。この場合に、各ライン毎に、水平方向のスクロール量を変化させることにより、この1本の道路を、いろいろにカーブさせた画像を作り出すことができる。

しかし、従来の表示回路では、表示ライン毎に異なる量のスクロールを行うことができないため、このような画像表示を行うことができなかった。

また、市販されているプロセッサの中にはグラフィックコントローラ機能が付加されたものもある。このプロセッサを用いることにより、1つの表示画面について複数ライン毎のスクロールが可能となる。このような複数ライン毎のスクロールを行う場合、複数ライン単位でスクロール量が切り替わる毎に、プロセッサに対して割り込みをかける必要があった。プロセッサは、割り込みを受け付けると新しいスクロール量の設定を行う。その後、この新しく設定されたスクロール量に基づいて画面表示が行われて、上述した複数ライン毎のスクロールが可能となる。

しかし、ライン単位でスクロール量を変えるために、走査ラインが変わる毎にプロセッサに対して割り込みをかけると、プロセッサの負担が大きくなりすぎるという問題があった。すなわち、プロセッサが、表示ラインが切り替わる毎に割り込みを受け付け、新しいスクロール量を設定すると、この設定処理のために、プロセッサが本来行っていたゲーム演算が中断されることになる。しかも、スクロール量の設定が次ラインの表示開始までに間に合わない、次ラインが正しいスクロール量で表示されないことになるため、画面のちらつきが発生し好ましくない。

## 〔発明の開示〕

本発明は、このような点に鑑みて創作されたものであり、その目的はライン毎のスクロールによって画面に変化を持たせることができ、しかもゲーム演算を行うプロセッサの負担とならないスクロール画面表示回路を提供することにある。

上述した課題を解決するために、本発明は、

表示画面をライン単位で水平方向あるいは垂直方向にスクロールするスクロール画面表示回路において、

前記表示画面の各表示画素に関するデータを記憶する第1の記憶手段と、  
表示画面の各ライン毎に水平方向及び垂直方向の少なくとも一方のスクロール量を記憶する第2の記憶手段と、

前記第2の記憶手段に記憶された次ラインのスクロール量に基づいて、前記第1の記憶手段に記憶されている次ラインの画素に関するデータの読出しアドレスの指定を行うアドレス制御手段と、

を備え、表示ラインが切り替わる際に、第2の記憶手段に記憶されているライン毎のスクロール量に基づいて次ラインの読出しアドレスを決定することにより、ライン毎のスクロールを行うことを特徴とする。

また、本発明は、

表示画面をライン単位で水平方向あるいは垂直方向にスクロールするスクロール画面表示方法において、

表示画面の表示画素に関するデータを記憶するするとともに、表示画面の各ライン毎に水平方向及び垂直方向の少なくとも一方のスクロール量を記憶手段に記憶する工程と、

前記記憶手段に記憶された次ラインのスクロール量に基づいて、前記記憶手段に記憶されている次ラインの画素に関するデータの読出しを行う工程と、

を表示ラインが切り替わる毎に繰り返して行い、表示ライン毎のスクロールを行うことを特徴とする。

このように、本発明によれば、第1の記憶手段に表示画素に関するデータ

を記憶しており、第2の記憶手段に各ライン毎のスクロール量を記憶している。そして、アドレス制御手段は、表示ラインが切り替わる際に、第2の記憶手段に記憶されている次ラインのスクロール量を読み出して、次ラインに対応した表示画素データの読出しアドレスを決定し、この決定したアドレスにより第1の記憶手段をアクセスする。従って、各表示ライン毎に読み出すデータ位置を変えることによりスクロール量を変えることができる。

また、本発明によれば、表示ラインが切り替わる毎に、次ラインのスクロール量を読み出してデータの読出しアドレスを決定している。このため、表示ラインのそれぞれについて異なるスクロール量を設定することができ、ライン毎のスクロールを行って画面に変化を持たせることができる。また、アドレス制御手段が、次ラインのスクロール量に基づいてデータの読出しアドレスを決定することによりライン毎のスクロールを行っているため、ゲーム演算を行うプロセッサの処理には影響がなく、負担になることもない。

また、本発明は、

表示画面をライン単位で水平方向あるいは垂直方向にスクロールするスクロール画面表示回路において、

表示キャラクタを指定するキャラクタ指定データを記憶する第1の記憶手段と、

表示画面の各ライン毎に水平方向及び垂直方向の少なくとも一方のスクロール量を記憶する第2の記憶手段と、

複数の表示キャラクタの各表示画素に関するデータを記憶するキャラクタデータ記憶手段と、

前記第2の記憶手段に記憶された次ラインのスクロール量に基づいて、前記第1の記憶手段に記憶されている次ラインのキャラクタ指定データの読出しアドレスの指定を行うアドレス制御手段と、

前記アドレス制御手段のアドレス指定によって前記第1の記憶手段から読み出されたキャラクタ指定データによって、前記キャラクタデータ記憶手段に記憶された特定の表示キャラクタを指定するとともに、前記第2の記憶手

段に記憶された次ラインのスクロール量に基づいて表示キャラクタ内の特定の表示画素に関するデータの読出しを行うキャラクタ内アドレス指定手段と、  
を備え、表示ラインが切り替わる際に、第2の記憶手段に記憶されているライン毎のスクロール量に基づいて次ラインの読出しアドレスを決定することにより、ライン毎のスクロールを行うことを特徴とする。

また、本発明は、

複数の表示キャラクタの各表示画素に関するデータを記憶するキャラクタデータ記憶手段と、

表示キャラクタを指定するキャラクタ指定データを記憶する第1の記憶手段と、

を含み、表示画面をライン単位で水平方向あるいは垂直方向にスクロールするスクロール画面表示装置において、

表示画面の各ライン毎に水平方向及び垂直方向の少なくとも一方のスクロール量を第2の記憶手段に記憶する工程と、

前記第2の記憶手段に記憶された次ラインのスクロール量に基づいて、前記第1の記憶手段に記憶されている次ラインのキャラクタ指定データの読出しアドレスの指定を行う工程と、

前記アドレス制御手段のアドレス指定によって前記第1の記憶手段から読み出されたキャラクタ指定データに基づき、前記キャラクタデータ記憶手段に記憶された特定の表示キャラクタを指定するとともに、前記第2の記憶手段に記憶された次ラインのスクロール量に基づいて表示キャラクタ内の特定の表示画素に関するデータの読出しを行う工程と、

を表示ラインが切り替わる毎に繰り返して行い、表示ライン毎のスクロールを行うことを特徴とする。

このように、本発明によれば、第1の記憶手段に画面を構成する各表示キャラクタを指定するためのキャラクタ指定データを記憶しており、第2の制御手段に各ライン毎のスクロール量を記憶している。そして、アドレス制御手段は、表示ラインが切り替わる際に、第2の記憶手段に記憶されている次

ラインのスクロール量を読み出して、次ラインに対応した表示キャラクタのキャラクタ指定データの読出しアドレスを決定し、この決定したアドレスにより第1の記憶手段をアクセスする。また、アドレス制御手段は、第1の記憶手段から読み出したキャラクタ指定データによってキャラクタデータ記憶手段に記憶された各キャラクタの表示画素に関するデータを読み出す際に、次ラインのスクロール量に基づいて表示キャラクタ内の表示画素を特定する。従って、表示画面がキャラクタによって構成されている場合であっても、各表示ライン毎に読み出すデータ位置を変えることによりスクロール量を変えることができる。

また、発明によれば、表示ラインが切り替わる毎に、次ラインのスクロール量を読み出してキャラクタ指定データ及びこのキャラクタ指定データによって特定されるキャラクタ内の画素を決定している。このため、表示ラインのそれぞれについて異なるスクロール量を設定することができ、ライン毎のスクロールによって画面に変化を持たせることができる。また、アドレス制御手段が次ラインのスクロール量を読み出してデータの読出しアドレスを決定することによりライン毎のスクロールを行っているため、ゲーム演算を行うプロセッサの処理には影響がなく、負担になることもない。

また、本発明において、

前記第1の記憶手段と前記第2の記憶手段とを1つのメモリで構成し、水平ブランキング期間中に次ラインのスクロール量の読出しを行うよう形成できる。

このように第1の記憶手段と、する第2の記憶手段とを1つのメモリで構成することにより、メモリ構成を簡略化できるとともに、メモリをアクセスするアドレス制御回路等の構成を簡略化することができる。

さらに、スクロール量の読出しを各ライン表示の合間である水平部ランキング期間中に行うようにすれば、画素に関するデータ等を読み出すタイミングとスクロール量を読み出すタイミングとは必ず異なるため、1つのメモリで構成した場合であっても何ら支障はない。

また、本発明において、

前記第2の記憶手段は、ライン毎のスクロール量が表示画面に対する絶対値であるか、前ラインに対する相対値であるかを示すフラグを1ラインあるいは複数ライン毎に設定されるよう形成することが好ましい。

このようにすることにより、フラグの状態によって、スクロール量が表示画面に対する絶対値であるか、前ラインに対する相対値であるかが指定される。従って、スクロールの内容によっては、相対値でスクロール量を設定することにより扱うデータ（スクロール量）が単純となり、アドレス制御手段における処理の負担が軽減される。

また、本発明において、

前記第2の記憶手段にライン毎の垂直方向のスクロール量を記憶し、ラインの間引き、重複および部分的な折り返しを行うことにより、画面の垂直方向の縮小、拡大および反転を行うよう形成することもできる。

このようにすることにより、ラインを間引いた場合には、画面を垂直方向に縮小することができ、ラインを重複させた場合には画面を垂直方向に拡大することができ、ラインを部分的に折り返した場合には画面をあるラインを境に反転することができる。従って、ライン毎にスクロール量を設定することにより、従来の画面単位のスクロールでは実現できなかった数々の画面操作が可能となる。

#### 〔図面の簡単な説明〕

図1は、本発明のスクロール画面表示回路を適用した第1実施例の全体構成を示す図である。

図2Aおよび図2Bは、VRAMに記憶されたデータの詳細を示す図である。

図3は、VRAMの画像データ記憶領域に記憶された内容をイメージで示した図である。

図4は、本実施例の表示画面の一例を示す図である。

図5は、本発明のスクロール画面表示回路を適用した第2実施例の構成を

示す図である。

図6 Aは、キャラクターブロック方式の表示画面の一例であり、図6 Bは、キャラクターブロックの説明図である。

図7は、VRAMの画像データ記憶領域の構成を示す図である。

[発明を実施するための最良の形態]

次に、本発明の実施例を詳細に説明する。

### 第1実施例

図1には、本発明が適用されたゲーム装置の1例が示されている。

実施例のゲーム装置は、必要なゲーム演算を行うことにより本ゲーム装置全体を制御するCPU10と、このCPUの演算結果に基づいてディスプレイ上に表示する画面の演算を行うスクロール画面表示回路80とを含む。

実施例において、前記スクロール画面表示回路80は、いわゆるキャラクターブロック方式を用い、例えば図4に示すようなゲーム画面をディスプレイ上に表示するように形成されている。このため前記スクロール画面表示回路80は、VRAM12、CG14、スクロールレジスタ(SR)16、18、20、22、VRAMアドレス制御回路30、CGアドレス制御回路32、キャラクタ内横方向補正回路34、カラーパレット36を含むよう構成される。

図6 Aには、前記スクロール画面表示回路80を用い、ディスプレイ上に表示される画面構成の一例が示されている。

例えば、図6 Aに示す288×224ドットのディスプレイ表示画面を、図6 Bに示すように8×8ドットの正方形をしたキャラクターブロック100を1単位として分割した場合を想定する。この場合には、図6 Aで示すディスプレイ表示画面は、横36、縦28の合計36×28のキャラクターブロックに分割されることになる。

したがって、前記各キャラクターブロック100内に表示される複数のカラーキャラクターデータを予めメモリに登録しておき、これら各キャラクターデータを、前記各キャラクターブロック内に嵌め込んで行くように画面を

合成すれば、ディスプレイ上に表示する画面を形成することができる。

このため、前記キャラクタージェネレータ（CG）14には、各キャラクターを構成するカラーキャラクターデータが記憶されている。各カラーキャラクターデータは、図6Bに示すキャラクターブロック100の大きさに合わせて8画素×8画素の大きさに形成されている。そして、各画素は、8ビットのカラーデータとして構成されている。

図7には、実施例のVRAM12の構成が示されている。実施例のVRAM12は、画像データ記憶領域200と、スクロールポジション領域300とを含むように構成されている。

実施例において、前記画像データ記憶領域200は、さらに複数の領域210, 220, 230, 240, 250を含むように構成されている。

そして、前記領域210, 220, 230は、スクロール基準画面400-0, 400-1, 400-2用に形成されている。そして領域210, 220, 230には、各スクロール基準画面400-0, 400-1, 400-2の各キャラクターブロック内に表示されるカラーキャラクターデータを、キャラクタージェネレータ14から読み出すために必要なキャラクター指定データが記憶されている。前記スクロール基準画面400-0, 400-1, 400-2は、ディスプレイ表示エリアよりずいぶん広い領域をもつように設定されており、実施例においては、横方向に広い表示エリアを持ち、横方向のスクロールが可能に形成されている。

また、前記各記憶エリア240, 250には、各固定画面400-3, 400-4内に表示されるカラーキャラクターデータを、キャラクタージェネレータ14から読み出すためのキャラクター指定データが記憶されている。

なお、後述するように、これらの画面400-0, 400-1... 400-4は、これらを図4に示すよう、垂直方向に並べることにより、ディスプレイ表示用の一画面を構成する。したがって、各画面400-0, 400-1... 400-4の縦方向のサイズは、そのサイズの合計が、図6Aに示す28キャラクタブロックとなるように設定されている。

本実施例の特徴は、このVRAM12内に、前記したように、画像データ記憶領域200以外に、スクロールポジション領域300を設けたことにある。

このVRAM12のスクロールポジション領域300には、図2に示すよう、各表示ラインの表示開始位置を指定する垂直、水平ポジションデータと、これらの各ポジションデータが絶対値であるか相対値であるかを示すアブソリュートフラグAFとが、一画面分記憶されている。例えば、AF="1"は、各ポジションデータが絶対値であることを示しており、このときスクロールポジション領域300には、RAM12の垂直あるいは水平アドレスの絶対値がポジションデータとして記憶されている。一方、AF="0"は、各ポジションデータが相対値であることを示しており、このときスクロールポジション領域300には、1つ前の表示ラインの表示開始位置(RAM12の垂直あるいは水平アドレス)に対する相対的な表示開始位置を表わすデータがポジションデータとして記憶されている。

図2Bは、スクロールポジション領域300に記憶された詳細なデータを示すものである。図6Aのディスプレイ表示画面を、m本の表示ラインによって構成すると、このスクロールポジション領域300には、それぞれのラインに対応させて各9ビットの垂直ポジションデータおよび水平ポジションデータと、それぞれに対応する1ビットのアブソリュートフラグAFが記憶される。すなわち、一画面を構成するm本分のデータが、この領域300に記憶される。

なお、VRAM12内の垂直、水平ポジションデータおよび各アブソリュートフラグAFは、表示画面が切り替わる際にCPU10によって書き換えられる。すなわち、画面の垂直ブランキング期間内に、これらのデータが次の画面用のデータに更新される。

VRAMアドレス制御回路30は、VRAM12に記憶されたキャラクタ指定データや、垂直、水平ポジションデータ等の読出し制御を行うものであり、その読出しアドレスの設定および読み出しに必要な各種信号700V、

700HをVRAM12に向け出力する。

実施例において各キャラクタ100は8画素×8画素で構成されている。このため、VRAMアドレス制御回路30は、キャラクタ100内の各画素を特定するために垂直、水平ともに下位に3ビットを付加したnビットのアドレスデータ700V, 700Hを出力し、その中の上位(n-3)ビットのデータ710V, 710HのみをVRAM12に入力している。

そして、VRAM12に記憶されている各キャラクタ指定データ740は、垂直方向および水平方向ともに(n-3)ビットのアドレスデータ710V, 710Hによって特定される。

スクロールレジスタ16は、VRAM12から読み出される垂直ポジションデータおよび対応するアブソリュートフラグAFを一時保持するものであり、この保持内容はVRAMアドレス制御回路30に入力される。例えば、スクロールレジスタ16は10ビットの容量を有しており、最上位ビットにアブソリュートフラグAFを、それ以外の下位9ビットに垂直ポジションデータをそれぞれ保持する。

同様に、スクロールレジスタ18は、VRAM12に記憶されている水平ポジションデータおよびアブソリュートフラグAFを一時保持するものであり、保持したデータはVRAMアドレス制御回路30に入力される。例えば、スクロールレジスタ16と同様にこのスクロールレジスタ18も10ビットの容量を有しており、その最上位ビットにはアブソリュートフラグAFを、それ以外の下位9ビットには水平ポジションデータをそれぞれ保持する。

スクロールレジスタ20は、VRAMアドレス制御回路30から出力される垂直用のnビットのアドレスデータ700Vの中の下位3ビットデータ720Vを保持するものであり、この保持された3ビットデータ720VがCGアドレス制御回路32に入力される。同様に、スクロールレジスタ22は、VRAM制御回路30から出力される水平用のnビットデータ700Hの内、下位3ビットデータ720Hを保持するものであり、この保持した3ビットのアドレスデータ720Hはキャラクタ内横方向補正回路34により読み出

される。

CGアドレス制御回路32は、VRAM12から読み出されるキャラクタ指定データ740に基づいて、CG14に記憶された各キャラクタのカラーデータの読出し制御を行うものであり、読出しアドレスの設定および読出しに必要な各種信号760をCG14に入力する。実際にCG14の読出し制御を行う場合には、VRAM12から出力されるキャラクタ指定データ740によってキャラクタを特定するとともに、スクロールレジスタ20から入力される3ビットデータ720Vによって、このキャラクタないの垂直方向の何番目のラインの画素を読み出すかを特定する。このCGアドレス制御回路32の読出し制御により、CG14からは同一表示ライン上の8画素分のデータ(8画素×8ビット=64ビットデータ)770が読み出され、後段のキャラクタ内横方向補正回路34に入力される。

キャラクタ内横方向補正回路34は、CG14から読み出される水平方向の8画素分のデータ770の中から、着目している1画素分を抽出するためのものである。8画素の中のいずれを抽出するかは、スクロールレジスタ22に記憶された3ビットデータ720Hにより判断される。キャラクタ内横方向補正回路34によって抽出された1画素分のカラーデータ(8ビットデータ)780は、カラーパレット36に入力される。

カラーパレット36は、キャラクタ内横方向補正回路34から出力されるカラーデータ780と、VRAM12から出力されるパレットNo. とに基づいてRGBデータを出力する。すなわち、VRAM12から出力されるパレットNo. によって複数枚のパレットの中のいずれを使用するかが指定され、この指定されたパレット内のどのRGBデータを使用するかがキャラクタ内横方向補正回路34から出力される8ビットのカラーデータ780によって特定され、最終的に使用したい色のRGBデータが出力されるようになっている。

このRGBデータは、後段の図示しないドライバ回路に入力され、表示装置の駆動に必要なアナログ信号に変換された後、ディスプレイ上に表示され

る。

次に、上述した構成を有する本実施例のスクロール画面表示回路の動作について説明する。

図3には、図7の画像データ記憶領域200に記憶されたデータのイメージ図が示されている。実際には、各領域210～250内に記憶されたキャラクタ指定データに基づいて後段のCG14をアクセスし、さらに後段のカラーパレット36によってRGBデータを得ることにより、図3に示したようなイメージ情報が得られるものである。

図3に示すように、画像データ記憶領域200の各記憶エリア210～250には、5種類の画像を表示するためのA～Dの5種類の画像データが記憶されている。図3において、Aは道路（画像データ400-0に対応）を、Bは得点表示部（画像データ400-3に対応）を、Cはメータ等（画像データ400-4に対応）を、Dはゆっくり動く空の景色（画像データ400-1に対応）を、Eは速く動く樹木等（画像データ400-2に対応）をそれぞれ表わしている。この中で、Bの得点表示部の画像とCのメータ等の画像が画面の一部に固定して表示され、それ以外の画像A、E、Dがスクロールの対象となる。しかも、これらA、D、Eの画像のスクロールはそれぞれ異なった速度および方向で行う必要があり、このようなスクロールは従来の表示回路では不可能であった。

以下、VRAMアドレス制御回路30、CGアドレス制御回路32、キャラクタ内横方向補正回路34のそれぞれの動作を、場合を別けて説明する。

#### (1) VRAMアドレス制御回路30の動作

VRAMアドレス制御回路30は、垂直および水平のそれぞれについてnビットのアドレスデータ700V、700Hを出力している。この垂直水平のnビットのアドレスデータ700V、700Hは、その下位3ビットを除く(n-3)ビットがVRAM12のアドレス指定に使用される。すなわち、出力された合計2nビットのアドレスデータ700V、700Hの内、(2n-6)ビットのアドレスデータ710V、710HによってVRAM12

のアドレス指定が行われ、該当するアドレスに記憶されたキャラクタ指定データ740がVRAM12から読み出される。このようにして、VRAMアドレス制御回路30は、表示ラインのそれぞれについてこの表示ラインに含まれるキャラクタ指定データ740をVRAM12から読み出す。そして、VRAM12から、この読み出されたキャラクタ指定データ740が上述したCGアドレス制御回路32に入力される。

また、このようなキャラクタ指定データ740の読み出しに先立って、VRAMアドレス制御回路30はVRAM12の領域300から水平、垂直ポジションデータおよびそれぞれに対応するアブソリュートフラグAF等のデータ750の読み出しを行う。これらの各ポジションデータ等の読み出しは、上述した各表示ラインの走査に先立って、水平ブランキング期間内に行われる。すなわち、あるラインについてキャラクタ指定データ740の読出しが行われた後、次の水平ブランキング期間内に、次の表示ラインに対応した垂直ポジションデータとそのアブソリュートフラグAFおよび水平ポジションデータとそのアブソリュートフラグAFのそれぞれのデータ750が、VRAMアドレス制御回路30の制御によりVRAM12から読み出される。読み出された垂直ポジションデータとそれに対応するアブソリュートフラグAFは、スクロールレジスタ16に一旦保持される。同様に、読み出された水平ポジションデータとそれに対応するアブソリュートフラグは、スクロールレジスタ18に一旦保持される。

次に、VRAM制御回路30は、スクロールレジスタ16に保持された垂直ポジションデータを読み出して垂直用のnビットのアドレスデータ700Vを計算して出力する。同様に、VRAM制御回路30は、スクロールレジスタ18に保持された水平ポジションデータを読み出して、表示ラインの左端に表示するキャラクタ指定データを読み出すためのnビットのアドレスデータ700Hを計算して出力する。あるラインの表示を行っている場合には、垂直方向のnビットのアドレスデータ700Vは固定的となるが、水平方向のnビットのアドレスデータ700Hは水平走査が一画像進む毎に更新され

る。

このようにして、VRAMアドレス制御回路30は、ディスプレイ上に表示されるラインの水平および垂直ポジションデータに対応させて、VRAM12に記憶されたキャラクタ指定データ740の読みだしを行う。しかも、どのデータ740を読み出すかはVRAM12に記憶された水平および垂直ポジションデータによって任意に、かつ各ライン単位で指定することができる。

#### (2) CGアドレス制御回路32の動作

CGアドレス制御回路32は、CG14に記憶された各キャラクタデータを読み出すためのアドレス指定を行うものである。このときのアドレス760は、VRAM12の出力（キャラクタ指定データ）740と、スクロールレジスタ20の保持データ720Vとに基づき演算される。すなわち、VRAM12から出力されるキャラクタ指定データ740によってキャラクタが特定され、スクロールレジスタ20から読み出す3ビットデータ720Vによって垂直方向の8画素の中の何画素目を読み出すかが決定される。各キャラクタの水平方向は8画素で構成されているため、このようにアドレス指定されたCG14からは、あるキャラクタの水平方向の8画素分、すなわち8画素×8ビット＝64ビットのデータ770が出力される。

#### (3) キャラクタ内横方向補正回路34の動作

キャラクタ内横方向補正回路34は、CG14から出力された8画素分のデータ770の中から、着目している1画素分のデータを抽出力するためのものである。何画素目を抽出するかは、スクロールレジスタ22に記憶された3ビットデータ720Hにより指定される。そして、キャラクタ内横方向補正回路34からは、着目している1画素に対応する8ビットのカラーデータ780が出力され、カラーパレット36に入力される。

本実施例においては、VRAM12内に、使用したいパレットNo. を記憶しておいて、カラーパレット36に入力するようにしたが、このパレットNo. は専用のレジスタに記憶する場合等、各種の記憶方法が考えられる。

図4は、表示画面の一例を示す図であり、図3に示したVRAM12の内容をライン単位でスクロールを行って表示した結果が示されている。

図4に示すように、表示画面の最上部（表示ラインL0～（L1-1））には、図3の得点表示部（B）が、ラインL1～（L2-1）には図3のゆっくり動く空の景色（D）が、ラインL2～（L3-1）には速く動く樹木等（E）が、ラインL3～（L4-1）には図3の道路（A）が、表示画面の最下部（L4～（L5-1））には図3のメータ等（C）がそれぞれ表示される。このような表示を行う場合に、VRAM12内の垂直、水平ポジションデータおよびそれぞれに対応したアブソリュートフラグAFをどのように設定するかを以下に説明する。

#### ① 得点表示部（B）の表示

この得点表示部（B）の画像はゲームの進行によって変化するものではない。このため、先頭の表示ラインL0に対応させて、垂直および水平用のアブソリュートフラグAFをそれぞれ“1”に設定するとともに、垂直、水平ポジションデータとして図3に示す記憶エリア240（画像Bの記憶エリア）の絶対アドレスが設定される。VRAMアドレス制御回路30は、VRAM12のこれらのデータを読み出して、先頭ラインに対応したアドレスデータ700V、700Hを作成する。以下、次の表示ライン（L0+1）～（L1-1）までは、各アブソリュートフラグAFを“0”に設定するとともに、垂直ポジションデータの内容を「1」に、水平ポジションデータの内容を「0」にそれぞれ設定すればよい。

#### ② ゆっくり動く空の景色（D）の表示

この部分は、横方向にゆっくりスクロールさせる必要がある。このようなスクロールを行う場合には、上述した得点表示部（B）とまったく同様に最初の表示ラインL1についてのみアブソリュートフラグAFを“1”に設定するとともに、このラインL1について垂直、水平ポジションデータを絶対値で指定する。また、それ以外のライン（L1+1）～（L2-1）については各アブソリュートフラグAFを“0”に設定するとともに、垂直ポジシ

ョンデータの内容を「1」に、水平ポジションデータの内容を「0」にそれぞれ設定する。そして、画面が切り替わる際に、表示ラインL1に対応した垂直、水平ポジションデータを少しずつ書き替えて行けばよい。

### ③ 速く動く樹木等(E)の表示

樹木等を速くスクロールさせる場合には、上述した②の場合とまったく同様に考えることができる。すなわち、先頭の表示ラインL2についてのみ各アブソリュートフラグAFを“1”に設定するとともに、垂直、水平ポジションデータとして絶対値を設定する。それ以外の表示ラインについては、各アブソリュートフラグAFを“0”に設定し、垂直ポジションデータの内容を「1」に、水平ポジションデータの内容を「0」にそれぞれ設定する。そして、画面が切り替わる際に、表示ラインL2に対応した垂直、水平ポジションデータを上述した場合に比べ大きく変化させる。

### ④ 道路(A)の表示

この道路の表示は、各表示ラインのスクロール量を変えることにより道路が右にあるいは左にカーブした状況を作り出す。このため、上述した各表示とは異なって表示ライン毎にスクロール量を設定する必要がある。すなわち、先頭の表示ラインL3に対応させて各アブソリュートフラグAFを“1”に設定するとともに、垂直、水平ポジションデータに絶対値を設定する。また、それ以外の表示ラインについては、スクロール量を絶対値あるいは相対値のいずれの方法で設定するようにしてもよい。絶対値で設定する場合には表示ライン(L3+1)～(L4-1)のそれぞれについて、各アブソリュートフラグAFを“1”に設定するとともに、それぞれの垂直、水平ポジションデータを次第に右にあるいは左に変化させるようにその絶対値を設定する。また、相対値で設定するには、上述した各ラインの各アブソリュートフラグAFを“0”に設定するとともに、1つ前の表示ラインとの差のみを相対値として垂直、水平ポジションデータに設定すればよい。

なお、図4においては道路に重ねてレーシングカーを表示させた場合を示したが、このレーシングカーは図示しない動画用のVRAMからデータを読

み出して、最後に図1のカラーパレット36から出力させるRGBデータに重ねることにより表示を行っている。

⑤ メータ等(C)の表示

メータ等の表示は最上部の得点表示部と同様に行われる。すなわち、このメータ等は表示が固定的でありスクロールが行われないため、先頭のラインL4についてのみ、各アブソリュートフラグAFを“1”に設定するとともに、垂直、水平ポジションデータとして絶対値を設定する。また、それ以外の表示ラインについては、各アブソリュートフラグAFを“0”に設定するとともに、垂直ポジションデータの内容を「1」に、水平ポジションデータの内容を「0」にそれぞれ設定すればよい。

このように、各ラインのスクロール量、すなわち各ラインの垂直、水平ポジションデータをVRAM12のスクロールポジション領域300に記憶しておいて、各ラインの表示を行う直前の水平ブランキング期間内にこれらのデータ750を読み出してVRAM12の読出しアドレス700V, 700Hを設定している。従って、表示ライン毎に表示する内容およびその表示位置を設定することができ、同一画面内の複数領域で異なる動きをさせることができるため、画面に変化を持たせることが可能となる。

また、ライン毎にスクロール量を設定しているため、例えば本実施例の道路を表示するような場合には、道路を右にあるいは左にカーブさせることが可能となり、実際に道路上を車両が進行しているような状況を作り出すことができる。従来、道路をカーブさせるような表示を行う場合には、画面を切り替える際に表示するキャラクタそのものを書き替える必要があり、この書き替えを行うCPUの負担がかなり重かった。これに対し、本実施例の装置においては、スクロール量である垂直、水平ポジションデータのみを画面の切り替え時に書き替えればよく、これによりCPUの負担は著しく軽減される。特に、アブソリュートフラグAFを“0”に設定しておけば、垂直、水平ポジションデータは比較的単純になり、CPUによる処理をさらに簡略化することが可能となる。

また、本実施例においては、表示ライン毎にその内容を変えることができるため、画面表示を行う順番にVRAM12内のキャラクタを配列しておく必要もない。すなわち、図3に示したように、A～Eの各画面は適当なアドレスに記憶しておいて、実際に表示を行う際に該当する画面を読み出すためのアドレスを設定すればよい。

## 第2実施例

図5には、本発明のスクロール画面の好適な第2実施例が示されている。本実施例において、前記第1実施例に対応する部材には同一符号を付してその説明は省略する。

本実施例の特徴は、前記スクロール画面表示回路を、ビットマップディスプレイ方式のものとして形成したことにある。

図5は、本発明のスクロール画面表示回路を適用した第2実施例の構成を示す図である。

本実施例のスクロール画面表示回路と、図1に示す回路とは、主にVRAM40、横方向補正回路42、スクロールレジスタ(SR)44の構成が異なっている。

前記VRAM40は、前記第1実施例と同様に画像データ記憶領域200と、スクロールポジション領域300とを含んで構成される。

そして、前記画像データ記憶領域200の各記憶エリア210、220、230、240、250には、図3に示す各画像A、B、C、D、Eを表すカラーデータが記憶されている。すなわち、前記第1実施例では、各キャラクターブロックのキャラクター指定データが画像データ記憶領域200内に書き込まれていたが、本実施例ではこれに代え、キャラクタージェネレータに記憶されたカラーデータと同じものを記憶するように形成する。すなわち、各画素のそれぞれに、対応するカラーデータを記憶する。したがって、VRAM40から、カラーデータそのものが各画素毎に出力されるため、前記第1実施例のキャラクタージェネレータ14は、本実施例では不要となる。

本実施例では、表示ラインのライン数と1ラインを構成する画素数とが前

記第1実施例と同じであるものとする。そして、 $n$ ビットの垂直、水平アドレスデータ700V、700Hによって1つの画素が特定されるものとする。

VRAMアドレス制御回路30は、垂直方向の $n$ ビットのアドレスデータ700Vと水平方向の $n$ ビットのアドレスデータ700Hとをそれぞれ作成してVRAM40に対するアドレス指定を行う。このとき、水平方向の $n$ ビットのアドレスデータ700Hのうち、その最下位ビットを除く $(n-1)$ ビットのデータ710HがVRAM40に入力される。従って、VRAM40からは水平の2画素分のカラーデータ790がまとめて出力されることになる。水平方向の $n$ ビットのアドレスデータの最下位ビットのデータ720は、スクロールレジスタ44に入力され保持される。

なお、VRAM40のスクロールポジション領域300には垂直、水平ポジションデータおよびこれらに対応する各アブソリュートフラグAFが記憶されており、VRAMアドレス制御回路30は、これらのデータ750を読み出して、上述した垂直、水平の各ビットのアドレスデータ700V、700Hを作成している点は、上述した第1実施例と同様である。

横方向補正回路42は、VRAM40から出力される2画素分のカラーデータ790の中の1画素分のカラーデータを抽出するものであり、いずれの画素のカラーデータを抽出するかはスクロールレジスタ44に記憶された1ビットデータ720Hにより決まる。横方向補正回路42から出力される1画素分のカラーデータ780はカラーパレット36に入力されており、カラーパレット36はVRAM40から読み出されるパレットNo. とこのカラーデータとに基づいてRGBデータを出力する。

本実施例では、VRAM40から2画素分のカラーデータ790が出力されるものとしたため、横方向補正回路42によってそのいずれを抽出するかを決定しなければならなかったが、VRAM40から同時に1画素分のカラーデータしか出力されない場合には、この横方向補正回路42を省略することができる。

なお、本発明は上述した実施例に限定されるものではなく、本発明の要旨

の範囲内で種々の変形実施が可能である。

例えば、上述した第1実施例では、主に各表示ラインを横方向にスクロールさせる場合を例にとり説明したが、先頭ラインの垂直ポジションデータを画面が切り替わる毎に書き替えるようにすれば、垂直方向にスクロールさせることも可能である。また、垂直、水平の各ポジションデータを同時に画面が切り替わる毎に書き替える場合には、斜め方向にスクロールできることはないまでもない。

また、上述した各実施例においては、図3に示したVRAM12の内容を数ラインに1ラインの割合で間引いたり重複したりすることも可能である。ラインの間引きを行った場合には、全体的に垂直方向に縮小された画像が得られることになり、反対に部分的に重複させた場合には垂直方向に拡大された画像が得られる。また、VRAM12のいずれの内容を読み出すかは自由に設定することができるため、ある表示ラインを境に折り返してVRAM12の内容を読み出すことも可能である。この場合には、その表示ラインを境に反転した画像を得ることができる。このように、各ライン毎に自由にスクロールポジションを設定することができるため、従来の画面単位のスクロールでは実現できなかった木目細かな画面操作を行うことが可能となる。

また、上述した実施例では、RAM12に1画面分のデータを記憶しておいたが、複数画面分のデータを記憶しておくようにしてもよい。この場合は、全ての画面に対応させて垂直、水平ポジションデータ等を記憶する場合、いずれか1画面についてのみ垂直、水平ポジションデータ等を記憶する場合等が考えられる。

また、上述した実施例では、1フレーム毎の垂直ブランキング期間内に、図2Aに示したスクロールポジション領域をCPU10が更新するようにしたが、このスクロールポジション領域を2フレーム分用意し、更新するものと読み出すものとを交互に切り換えるようにしてもよい。このようにした場合には、垂直ブランキング期間内でなく、1フレーム表示時間内にスクロールポジション領域を更新すればよいから、CPU10の負担はさらに軽く

なる。

## 請求の範囲

1. 表示画面をライン単位で水平方向あるいは垂直方向にスクロールするスクロール画面表示回路において、

前記表示画面の各表示画素に関するデータを記憶する第1の記憶手段と、  
表示画面の各ライン毎に水平方向及び垂直方向の少なくとも一方のスクロール量を記憶する第2の記憶手段と、

前記第2の記憶手段に記憶された次ラインのスクロール量に基づいて、前記第1の記憶手段に記憶されている次ラインの画素に関するデータの読出しアドレスの指定を行うアドレス制御手段と、

を備え、表示ラインが切り替わる際に、第2の記憶手段に記憶されているライン毎のスクロール量に基づいて次ラインの読出しアドレスを決定することにより、ライン毎のスクロールを行うことを特徴とするスクロール画面表示回路。

2. 表示画面をライン単位で水平方向あるいは垂直方向にスクロールするスクロール画面表示回路において、

表示キャラクタを指定するキャラクタ指定データを記憶する第1の記憶手段と、

表示画面の各ライン毎に水平方向及び垂直方向の少なくとも一方のスクロール量を記憶する第2の記憶手段と、

複数の表示キャラクタの各表示画素に関するデータを記憶するキャラクタデータ記憶手段と、

前記第2の記憶手段に記憶された次ラインのスクロール量に基づいて、前記第1の記憶手段に記憶されている次ラインのキャラクタ指定データの読出しアドレスの指定を行うアドレス制御手段と、

前記アドレス制御手段のアドレス指定によって前記第1の記憶手段から読み出されたキャラクタ指定データによって、前記キャラクタデータ記憶手段

に記憶された特定の表示キャラクタを指定するとともに、前記第 2 の記憶手段に記憶された次ラインのスクロール量に基づいて表示キャラクタ内の特定の表示画素に関するデータの読出しを行うキャラクタ内アドレス指定手段と、  
を備え、表示ラインが切り替わる際に、第 2 の記憶手段に記憶されているライン毎のスクロール量に基づいて次ラインの読出しアドレスを決定することにより、ライン毎のスクロールを行うことを特徴とするスクロール画面表示回路。

3. 請求項 1 において、

前記第 1 の記憶手段と前記第 2 の記憶手段を 1 つのメモリで構成し、水平ブランキング期間中に次ラインのスクロール量の読出しを行うことを特徴とするスクロール画面表示回路。

4. 請求項 2 において、

前記第 1 の記憶手段と前記第 2 の記憶手段を 1 つのメモリで構成し、水平ブランキング期間中に次ラインのスクロール量の読出しを行うことを特徴とするスクロール画面表示回路。

5. 請求項 1 において、

前記第 2 の記憶手段は、ライン毎のスクロール量が表示画面に対する絶対値であるか、前ラインに対する相対値であるかを示すフラグを 1 ラインあるいは複数ライン毎に有することを特徴とするスクロール画面表示回路。

6. 請求項 3 において、

前記第 2 の記憶手段は、ライン毎のスクロール量が表示画面に対する絶対値であるか、前ラインに対する相対値であるかを示すフラグを 1 ラインあるいは複数ライン毎に有することを特徴とするスクロール画面表示回路。

7. 請求項 2 において、

前記第 2 の記憶手段は、ライン毎のスクロール量が表示画面に対する絶対値であるか、前ラインに対する相対値であるかを示すフラグを 1 ラインあるいは複数ライン毎に有することを特徴とするスクロール画面表示回路。

8. 請求項 4 において、

前記第 2 の記憶手段は、ライン毎のスクロール量が表示画面に対する絶対値であるか、前ラインに対する相対値であるかを示すフラグを 1 ラインあるいは複数ライン毎に有することを特徴とするスクロール画面表示回路。

9. 請求項 1 において、

前記第 2 の記憶手段にライン毎の垂直方向のスクロール量を記憶し、ラインの間引き、重複および部分的な折り返しを行うことにより、画面の垂直方向の縮小、拡大および反転を行うことを特徴とするスクロール画面表示回路。

10. 請求項 3 において、

前記第 2 の記憶手段にライン毎の垂直方向のスクロール量を記憶し、ラインの間引き、重複および部分的な折り返しを行うことにより、画面の垂直方向の縮小、拡大および反転を行うことを特徴とするスクロール画面表示回路。

11. 請求項 2 において、

前記第 2 の記憶手段にライン毎の垂直方向のスクロール量を記憶し、ラインの間引き、重複および部分的な折り返しを行うことにより、画面の垂直方向の縮小、拡大および反転を行うことを特徴とするスクロール画面表示回路。

12. 請求項 4 において、

前記第 2 の記憶手段にライン毎の垂直方向のスクロール量を記憶し、ラインの間引き、重複および部分的な折り返しを行うことにより、画面の垂直方向の縮小、拡大および反転を行うことを特徴とするスクロール画面表示回路。

13. 表示画面をライン単位で水平方向あるいは垂直方向にスクロールするスクロール画面表示方法において、

表示画面の表示画素に関するデータを記憶するするとともに、表示画面の各ライン毎に水平方向及び垂直方向の少なくとも一方のスクロール量を記憶手段に記憶する工程と、

前記記憶手段に記憶された次ラインのスクロール量に基づいて、前記記憶手段に記憶されている次ラインの画素に関するデータの読出しを行う工程と、  
を表示ラインが切り替わる毎に繰り返して行い、表示ライン毎のスクロールを行うことを特徴とするスクロール画面表示方法。

14. 複数の表示キャラクタの各表示画素に関するデータを記憶するキャラクタデータ記憶手段と、

表示キャラクタを指定するキャラクタ指定データを記憶する第1の記憶手段と、

を含み、表示画面をライン単位で水平方向あるいは垂直方向にスクロールするスクロール画面表示装置において、

表示画面の各ライン毎に水平方向及び垂直方向の少なくとも一方のスクロール量を第2の記憶手段に記憶する工程と、

前記第2の記憶手段に記憶された次ラインのスクロール量に基づいて、前記第1の記憶手段に記憶されている次ラインのキャラクタ指定データの読出しアドレスの指定を行う工程と、

前記アドレス制御手段のアドレス指定によって前記第1の記憶手段から読み出されたキャラクタ指定データに基づき、前記キャラクタデータ記憶手段に記憶された特定の表示キャラクタを指定するとともに、前記第2の記憶手段に記憶された次ラインのスクロール量に基づいて表示キャラクタ内の特定の表示画素に関するデータの読出しを行う工程と、

を表示ラインが切り替わる毎に繰り返して行い、表示ライン毎のスクロー

ルを行うことを特徴とするスクロール画面表示方法。

FIG. 1





FIG. 2B

FIG. 2A

12 VRAM






FIG. 4




FIG. 5




FIG. 7




FIG. 6A





FIG. 6B



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP94/01528

## A. CLASSIFICATION OF SUBJECT MATTER

Int. Cl<sup>5</sup> G09G5/34

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int. Cl<sup>5</sup> G09G5/34

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Kokai Jitsuyo Shinan Koho 1971 - 1994

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP, A, 61-289383 (Victor Co., of Japan Ltd.), December 19, 1986 (19. 12. 86), (Family: none)	1, 2, 3, 4
X	JP, A, 61-84687 (Sanyo Electric Co., Ltd., Tokyo Snayo Electric Co., Ltd.), April 30, 1986 (30. 04. 86), Lines 16 to 19, upper right column, page 4, (Family: none)	1, 2, 9-12, 13, 14
Y	JP, A, 62-150290 (Hitachi, Ltd.), July 4, 1987 (04. 07. 87), (Family: none)	2, 14
Y	JP, A, 59-36287 (Hitachi, Ltd.), February 28, 1984 (28. 02. 84), (Family: none)	9-12
Y	JP, A, 63-131181 (Oki Electric Industry Co., Ltd.), June 3, 1988 (03. 06. 88), (Family: none)	9-12

☒ Further documents are listed in the continuation of Box C.☐ See patent family annex.

## \* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier document but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&amp;" document member of the same patent family

Date of the actual completion of the international search

November 25, 1994 (25. 11. 94)

Date of mailing of the international search report

December 20, 1994 (20. 12. 94)

Name and mailing address of the ISA/

Japanese Patent Office

Facsimile No.

Authorized officer

Telephone No.

Form PCT/ISA/210 (second sheet) (July 1992)

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP94/01528

## C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP, A, 61-245189 (Hitachi, Ltd.), October 31, 1986 (31. 10. 86), (Family: none)	5-8, 9-12
Y	JP, A, 4-96097 (Hitachi, Ltd., Hitachi Micro Software Systems K.K.), March 27, 1992 (27. 03. 92), Fig. 3, (Family: none)	5-8

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl. G 0 9 G 5 / 3 4

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl. G 0 9 G 5 / 3 4

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国公開実用新案公報 1971-1994年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP, A, 61-289383 (日本ビクター株式会社), 19. 12月. 1986 (19. 12. 86) (ファミリーなし)	1, 2, 3, 4
X	JP, A, 61-84687 (三洋電機株式会社, 東京三洋電機 株式会社), 30. 4月. 1986 (30. 04. 86), 第4頁右上欄, 第16-19行 (ファミリーなし)	1, 2, 9-12, 13, 14
Y	JP, A, 62-150290 (株式会社 日立製作所),	2, 14

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

\* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
「E」先行文献ではあるが、国際出願日以後に公表されたもの  
「L」優先権主張に疑義を提起する文献又は他の文献の発行日  
若しくは他の特別な理由を確立するために引用する文献  
(理由を付す)  
「O」口頭による開示、使用、展示等に言及する文献  
「P」国際出願日前で、かつ優先権の主張の基礎となる出願の日  
の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と  
矛盾するものではなく、発明の原理又は理論の理解のため  
に引用するもの  
「X」特に関連のある文献であって、当該文献のみで発明の新規  
性又は進歩性がないと考えられるもの  
「Y」特に関連のある文献であって、当該文献と他の1以上の文  
献との、当業者にとって自明である組合せによって進歩性  
がないと考えられるもの  
「&」同一パテントファミリー文献

国際調査を完了した日

25. 11. 94

国際調査報告の発送日

20. 12. 94

名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

中 川 真 一

5 G 8 4 1 0

電話番号 03-3581-1101 内線 3527

C (続き). 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
	4. 7月. 1987 (04. 07. 87) (ファミリーなし)	
Y	JP, A, 59-36287 (株式会社 日立製作所), 28. 2月. 1984 (28. 02. 84) (ファミリーなし)	9-12
Y	JP, A, 63-131181 (株式会社 沖電気工業株式会社) 3. 6月. 1988 (03. 06. 88) (ファミリーなし)	9-12
Y	JP, A, 61-245189 (株式会社 日立製作所), 31. 10月. 1986 (31. 10. 86) (ファミリーなし)	5-8, 9-12
Y	JP, A, 4-96097 (株式会社 日立製作所, 株式会社 日立マイクロソフトウエアシステムズ), 27. 3月. 1992 (27. 03. 92), 第3図 (ファミリーなし)	5-8

様式PCT/ISA/210 (第2ページの続き) (1992年7月)